本项目提出一种基于SAC双教师蒸馏的感知驱动自适应CLAHE方案，通过离线强化学习训练与量化感知蒸馏生成轻量化学生网络，解决了传统固定参数在复杂光照下适应性差的问题。硬件侧采用流式像素架构与算子优化在Xilinx Kintex-7 FPGA上实现低延迟部署，相关成果已发表于CCF B类期刊ACM TECS。

历经九个月终于完成了论文，该论文并不是纸上谈兵，而是从算法到硬件落地闭源/dog

这篇文章记录一个真实硬件项目的端到端搭建过程：前端用 FPGA 接入 SC1336 DVP 相机，完成相机初始化、DDR3 帧缓存、基础 ISP 和 HDMI 输出；后端用 RK3588 接收 HDMI 视频流，调用 YOLO11-pose RKNN 模型检测水表小表盘中心与指针尖端，最后在本地 Web 页面上计算指针角度、累计圈数和经过水量。

FPGA DDR3 + AXI4 帧缓冲控制器实现指南目录 系统架构 DDR3 硬件与 MIG 配置 AXI4 协议要点 axi4_ctrl 模块详解 时钟域与帧缓冲管理 关键 Bug 与修复 调试方法 参考资料 测试结果 源码 ...

ODDR（Output Double Data Rate，双数据率输出）原语是 FPGA 内部（特别是 Xilinx FPGA 的 I/O 模块中）一个非常重要的底层硬件资源。 简单来说，它的核心功能是：在一个时钟周期内，利...

前置原理补充SII9022这里不做详细介绍，主要侧重如何用FPGA驱动。 基于《LATTICE SiI9022A/SiI9024A HDMI Transmitter Data Sheet 2016》 Video Input ...

FPGA图像处理中常用的图像缩放算法，包括最近邻插值算法、双线性邻插值算法、双三次邻插值算法，以及双线性的MATLAB与FPGA实现。